並列高速化

並列GAのCase4〜9について, 1〜64プロセッサまで使用するプロセッサを倍々に増やし, 実行時間を計測した結果を図5.20に示す. いずれのケースも線形に近い高 速化を示しているが, 移住が存在する場合には若干高速化の伸びが悪くなっている. パレート最適化個体保存選択のCase6(移住なし)とCase9(移住あり)における1プロセッ サと64プロセッサの実行時間の比は, それぞれ48.2倍と34.0倍である. 64倍にならない 主たる原因は通信のオーバヘッドではなく, 各サブ集団の1世代ごとの演算時間にバラ ツキがあるためと考えられる.

図5.20 プロセッサ数増大による並列高速化